Amaç: Bu etkinliğin amacı lisans seviyesinde beceri olarak oldukça düşük seviyede olunan RISC-V işlemci çekirdeği tasarım ve kullanma yeteneklerinin belli bir plan ve akış çerçevesinde bu öğrencilere kazandırılmasıdır. Bu sayede öğrenciler hem işlemci tasarım aşamalarına hâkim olacaklar hem de herhangi bir projede RISC-V işlemci çekirdeği kullanabileceklerdir.

Günlük İşletilecek Program

• 07.30 – 09.00: Kahvaltı
• 09.30 – 11.00: Eğitim
• 11.10 – 12.40: Eğitim
• 12.40 – 14.30: Öğle Yemeği
• 14.30 – 16.00: Eğitim
• 16.10 – 17.40: Eğitim
• 17.30 – 18.30: Serbest Zaman
• 18.30 – 20.00: Akşam Yemeği
• 20.00 – 21.30: Günün Kritiği (Davetli Panelist Eşliğinde)

Eğitmenler

+ Dr. Öğr. Üyesi Vecdi Emre Levent (Fenerbahçe Üniversitesi)
+ Doç. Dr. Halit Öztekin (Sakarya Uygulamalı Bilimler Üniversitesi)
+ Yusuf Eren (Ankasys)
+ Ömer Faruk Birgül (Yongatek)
+ Mehmet Burak Aykenar (Yongatek Mikroelektronik)
+ Ömer Karslıoğlu (TÜBİTAK TÜTEL)
+ Doç. Dr. Serkan Dereli (SakaryaUygulamalı Bilimler Üniversitesi)

Yürütücü

Doçent Dr. Serkan DERELİ (Sakarya Uygulamalı Bilimler Üniversitesi, Sakarya MYO)

Yardımcı Personeller

+ Hatice Efe
+ Yiğit Efe Emir

Bazı Temel Ön Şartlar:

1. Bilgisayar Müh., Elektronik Müh., Mekatronik Müh.
2. Sayısal Devre Tasarımı eğitimi almış olmak
3. Temel düzey Verilog veya VHDL bilgisine sahip olmak
4. Faültelerin 2. sınıfında eğitim görüyor olmak (Yeterli sayı sağlanmazsa 3. ve 4. sınıf öğrencileride tercih edilebilir.)

Konaklama: Sapancapark Uygulama Oteli, Sapanca
Tarih: 2 Aralık 2024 – 8 Aralık 2024

Destekleyenler

+ Yonagetek Mikroelektronik (Siteye Git)

+ Ankasys Mikroelektronik (Siteye Git)

+ ElektraIC Mikroelektronik (Siteye Git)

+ Tübitak Tütel (Siteye Git)

+ Kuantek Elektronik (Siteye Git)